Global 
United States 
Japan 
VVDN設計のIPは、LDPCのエンコード/デコードに伴うCPU負荷の高い計算をオフロードします。LDPCオフロード機能IPは、オフロードのためのワークロードを提供するためにDPDKベースバンドデバイスフォームライブラリフレームワークを使用して社内で開発されました。これらのDPDKベースのAPIは、ホスト間でサンプリングされたIQを転送するために使用されています。
BBDEVドライバは、対応するディスクリプタ・リングと、それぞれの動作後にデキューリングにエンコード/デコードデータを投入するハードウェアアクセラレータを充填します。LDPCのエンコード動作には1コア、デコード動作には3コアが用意されています。
CRC付加後、CBペイロードをBBDEVドライバに送信することができます。
スケーラブルでコスト効率の高いソリューションを可能にする柔軟なハードウェア実装
ソフトウェアからハードウェアの専門知識でエンド・ツー・エンドでサポート
複数のオプションを備えた拡張性の高いアーキテクチャ
インターフェイスのシンプルさ、トランスポート帯域幅のスケーラビリティ、相互運用性、機能の対称性。
ラックのないハードウェアを5G処理ユニットに変換できるようにします。
技術情報や、ソリューションなど当社のソートリーダーや現場技術者の意見などをお届けいたします。
